FIFO的基本介绍，包括同步FIFO、异步FIFO、异步FIFO中常使用的格雷码（Gray code）计数器等

快时钟域向慢时钟域过渡时如何采用“结绳法”进行过渡以及多bit指示信号和多bit数据流的跨时钟域处理方法

亚稳态的概念，常见的三种同步器，电平同步器、边沿检查同步器和脉冲同步器。

多时钟交互路径如何检查建立时间和保持时间。

快慢时钟交互路径如何检查建立时间和保持时间

主要分析单周期时序路径下setup/hold time check

简单地对寄存器到寄存器路径建立时间的报告进行了分析

什么是静态时序分析？

静态时序分析是一种不使用动态仿真，来检查电路是否满足时序约束的分析方法。

• Much faster than timing-driven，gate-level simulation
• Proper circuit functionality is not checked
• Vector generation NOT required

RTL级设计的评判标准

时序性能、所占面积、可测试性、可重用性、功耗、时钟域的分配、复位信号设计、是否与所用EDA工具匹配

指导原则：面积与速度互换 、乒乓操作、 流水线设计

01.EFR Scheme for Low Power SRAM；

02.Chip Architecture；

03.Results；

04.Source Line Voltage Control Technique