“验证如果没有量化，那么就意味着没有尽头。”
SystemVerilog 线程控制
介绍SV中的任务和函数，线程控制和线程间的同步和通信的基本概念
SystemVerilog 随机约束
随着设计变得越来越大，要产生一个完整的激励来测试设计的功能也变得越来越困难。随机-约束，两个词组合在一起就构成了目前动态仿真验证的主流方法。
SystemVerilog 类和包介绍
类是一种可以包含数据和方法的类型。通过类的使用，实现面向对象编程（OOP，Object-Oriented Programming）…
SystemVerilog 数组介绍
什么是组合型数组？什么又是非组合型数组？
SystemVerilog 语法基本类型
SystemVerilog中语法基本类型的简单介绍
芯片验证概述
芯片验证为IC设计流程中前端设计的重要一环，用其来证明设计功能是否正确，是否符合设计功能描述。
状态机基础介绍
状态机的本质是对具有逻辑顺序或时序规律事件的一种描述方法。
复位电路
异步复位，同步释放从何而来？
FIFO 介绍2
如何对FIFO最小深度计算和FIFO空满标志判断的漏洞分析。